鎖相環路是一種反饋電路，鎖相環的英文全稱是Phase-Locked Loop,簡稱PLL。其作用是使得電路上的時鐘和某一外部時鐘的相位差同步。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。

　　在數據采集系統中，鎖相環是一種非常有用的同步技術，因為通過鎖相環，可以使得不同的數據采集板卡共享同一個采樣時鐘。因此，所有板卡上各自的本地 80MHz和20MHz時基的相位都是同步的，從而采樣時鐘也是同步的。因為每塊板卡的采樣時鐘都是同步的，所以都能嚴格地在同一時刻進行數據采集。鎖相環路是一個相位反饋自動控制系統。它由以下三個基本部件組成：鑒相器(PD)、環路濾波器(LPF)和壓控振蕩器(VCO)。

01鎖相環的組成

　　圖1是基本鎖相環電路的框圖。PLL是由相位比較器(也稱鑒相器)、低通濾波器(LPF)和線性壓控振蕩器(VCO)三部分組成。

圖1 鎖相環電路構成原理框圖

02鎖相環原理

　　相位比較器將來自壓控振蕩的輸出頻率fo與外加參考頻率fr做比較，產生一個與相位差對應的誤差電壓輸出至低通濾波器。

　　低通濾波器將相位檢波器的輸出濾波后，轉換成平滑的直流控制電壓，是鎖相環電路的重要組成部分。由于濾波器有一定的時間常數，所以PLL的鎖定不是瞬時的，因而VCO的輸出頻率鎖定在參考電壓fo的平均值上，而不是鎖定在瞬時值，這一特性利于將帶噪聲的輸入參考頻率形成純凈的輸出頻率。

　　誤差電壓經LPF濾波后饋入VCO的控制輸入端，這樣就可使fo和fr之間減少相位差逐步恒定，這時，環路就稱為被鎖定了，即鎖定狀態。

　　如果VCO的頻率在開始時低于輸入參考頻率，響應比較器的輸出偏正，此正輸出電壓經濾波后加至VCO，強制VCO的頻率增加，直至VCO的頻率和相應輸入參考信號的頻率相同為止;如果VCO的頻率增加到高于輸入參考頻率，則發生與上述相反的過程，相應比較器的輸出減少，使VCO的頻率降低，以鎖定到與輸入參考相同的頻率上。

　　鎖相環技術的應用比較廣泛，主要包括：倍頻、頻率合成、FM解調器、音頻解碼等。

　　例如利用鎖相環路的頻率跟蹤特性，可實現分頻、倍頻、混頻等頻譜變換功能，并從而構成頻率綜合器與標準頻率源。